研究内容RESEARCH THEMES
バナースペース
大阪大学産業科学研究所小林研究室
〒567-0047
大阪府茨木市美穂ヶ丘8-1
第二研究棟5階
TEL 06-6879-8451
FAX 06-6879-8454
3．液晶ディスプレイの研究 (図1 薄膜トランジスターのゲート酸化膜の形成法：(a) 従来法であるCVD法、(b) 小林研究室で開発した硝酸酸化法) 液晶ディスプレイは、薄膜トランジスター（TFT）によって駆動されます。TFTは、金属‐酸化物‐半導体（MOS）構造を持っています。これは、LSIと同じ構造です。LSIはシリコンウェーハ上に作製されるので、シリコン上の酸化膜は、900℃程度の高温でシリコンを酸化雰囲気中で加熱する熱酸化を用いて形成されます。一方、TFTはガラス基板上に製造されますので、高温でガラス基板が融解してしまうため、500℃以下の低温で酸化膜を形成する必要があります。低温で酸化膜を形成する方法として、一般的に化学的気相成長法（CVD）が用いられます。この方法は、雪が積もるようにSiO2を堆積させる方法です（図1a参照）。堆積法では、凹凸のあるシリコン表面に均一な厚さでSiO2膜を形成することができなく、凸の部分で膜厚が小さくなります。その結果、薄い部分でリーク電流が流れ、これを防ぐためにSiO2膜の膜厚を80nm程度と大きくする必要があります。その結果、駆動電圧は12V程度と高く、消費電力は駆動電圧の自乗に比例するので大きくなります。さらに、SiO2膜形成前の表面がSiO2膜の形成後に界面になるので、界面での不完全な結合や汚染物によって界面特性が悪くなります。また、堆積法で形成されるSiO2膜は密度が低く、さらに炭化水素などの不純物を多く含み、バルクの特性も悪くなります。 一方、硝酸酸化法では硝酸が分解して生成する酸素原子や解離酸素イオン（O－）がシリコンと直接反応してSiO2膜が形成されます。したがって、凹凸が存在しても均一な膜厚のSiO2膜が形成できます（図1b参照）。酸化前はシリコンバルクであったところに界面が形成されるので、界面特性は良好で、さらにSiO2膜は緻密でバルク特性も良く、これらの結果リーク電流は低くなります。したがって、SiO2膜を20nm以下に薄くでき、その結果駆動電圧を3V以下に低くでき、消費電力を格段に低くできます。  (図2 硝酸酸化法を用いて120℃の低温で形成した1.3nmのSiO2膜の電気特性：(a) 電流-電圧特性、(b) 電気容量-電圧特性) 図2aに、単結晶シリコン上に形成した硝酸酸化膜のリーク電流特性を示します。硝酸酸化膜は、濃度68％の硝酸を用いて120℃で形成されました。硝酸酸化膜の膜厚は、1.3nmです。この硝酸酸化膜のリーク電流密度は、同程度の膜厚を持つ熱酸化膜の1/4～1/20と低くなります。硝酸酸化膜は120℃の低温で形成されるにもかかわらず、900℃程度の高温で形成される熱酸化膜よりも低いリーク電流を持つので、薄膜トランジスターに利用すれば、その特性が顕著に向上します。 図2bは硝酸酸化膜/単結晶シリコン構造の電気容量とゲート電圧の関係です。一般的に、1.3nmのような極薄酸化膜では多くのリーク電流が流れ、電気容量の測定は非常に困難です。硝酸酸化膜では、極薄でもリーク電流が低いため、このように電気容量と電圧の関係が測定できます。この図から、硝酸酸化膜は、良好な界面特性を持つことがわかります。  (図3 薄膜トランジスターのゲート酸化膜：(a) 従来法であるCVD法のみを用いた場合、(b) 硝酸酸化法とCVD法を用いた場合) 図3は、硝酸酸化法を薄膜トランジスターに利用する場合の模式図です。従来は、図3aのように多結晶シリコンやアモルファスシリコン上に約80nmの膜厚を持つゲート酸化膜が形成されてきました。図3bのように、約1.5nmの硝酸酸化膜を形成すると、ここでリーク電流を遮断するので、その上にCVD法で形成するSiO2の膜厚を大幅に低減することができます。以下に示すように、ゲート酸化膜の膜厚を10nmまで薄くして、駆動電圧を１Vまで低下し、消費電力を従来の1/144に削減することに成功しました。  (図4 硝酸酸化膜/CVD酸化膜のスタックゲート構造を持つ薄膜トランジスターの断面透過電子顕微鏡写真) 図４に、硝酸酸化法を用いて作製した薄膜トランジスターの断面透過電子顕微鏡（TEM）写真を示します。ゲート酸化膜の膜厚が10nmであることがわかります。多結晶シリコンとCVD SiO2膜の間に、約1.5nmの硝酸酸化膜が存在します。硝酸酸化膜はCVD酸化膜に比べて色が少し黒くなっており、原子密度が高いことがわかります。緻密な硝酸酸化膜によって、リーク電流が効果的に遮断されます。  (図5 硝酸酸化膜/CVD酸化膜のスタックゲート構造を持つ薄膜トランジスターの閾値電圧) 図5に、硝酸酸化膜を持つ薄膜トランジスター（ゲート酸化膜10nm）の閾値電圧を示します。閾値電圧はN型チャンネル、P型チャネル薄膜トランジスター共に、その絶対値は0.5V程度と低く、１V駆動を可能にしています。  (図6 硝酸酸化膜/CVD酸化膜のスタックゲート構造を持つ薄膜トランジスターのドレイン電流とソース-ドレイン間電圧の関係) 図6は、硝酸酸化膜を持つ薄膜トランジスター（ゲート酸化膜厚10nm）のドレイン電流とソース-ドレイン間の電圧の関係を示したグラフです。電圧を12Vから3V、2V、1Vと下げても十分なドレイン電流が流れ、いずれもきれいな飽和特性を示しています。したがって、硝酸酸化膜を持つ薄膜トランジスターは、１V駆動が可能であることがわかります。１V駆動ができる結果、消費電力は従来比の1/(12)2=1/144と極低になります。  (図7 硝酸酸化膜/CVD酸化膜のスタックゲート構造を持つ薄膜トランジスターのドレイン電流とゲート電圧の関係) 図7に、硝酸酸化膜を持つ薄膜トランジスター（ゲート酸化膜厚10nm）のドレイン電流とゲート電圧の関係を示します。オフ電流は10－7Aとノイズレベルで、硝酸酸化膜がリーク電流を効果的に遮断していることがわかります。ドレイン電流の立ち上がりは急峻で、界面特性が良好であることもわかります。オン電流とオフ電流の比であるオン/オフ比は、109と通常の薄膜トランジスターよりも二桁程度良好です。  (図8 硝酸酸化膜/CVD酸化膜のスタックゲート構造を持つ薄膜トランジスターのS値) 図8は、硝酸酸化膜を持つ薄膜トランジスター（ゲート酸化膜厚10nm）のS値です。S値とは、ドレイン電流を10倍にするのに必要なゲート電圧の増加量です。ゲート酸化膜の膜厚が小さく、さらに界面特性が良いほどS値は小さくなります。S値は、70～80mV/decと理論限界である60mV/decに近く、硝酸酸化膜の界面特性が良好であることがわかります。  (図9 硝酸酸化膜/CVD酸化膜のスタックゲート構造を持つ薄膜トランジスターのチャネル移動度) 図9に、硝酸酸化膜を持つ薄膜トランジスター（ゲート酸化膜厚10nm）のチャネル移動度を示します。N型チャネル薄膜トランジスターの移動度は約150cm2/Vs、P型チャネル薄膜トランジスターの移動度は約100cm2/Vsと高くなっています。また、ゲート長を変化してもほとんど移動度は変化しません。ゲート酸化膜厚を変化しても、移動度が変化しないこともわかっています。これらの結果は、移動度が酸化膜に依存しなく、多結晶シリコンにのみ依存することを示しています。つまり、硝酸酸化膜の界面特性が良好なため移動度を下げることがなく、多結晶シリコンの特性で移動度が決まっています。 |
|
| 研究内容一覧に戻る |